Добро пожаловать, Гость. Пожалуйста, войдите или зарегистрируйтесь.
Вам не пришло письмо с кодом активации?
Гродненский Форум
20 Июль 2025, 10:03:39
Новости, реклама:
   Главная   Новости Гродно Помощь Игры Календарь Войти Регистрация   Меню
Гродненский Форум > Компьютеры > Программирование > Тема: Re: VHDL
(Модераторы: Админ, barmalei) > Тема:

Сообщение #9798973

Страниц  :   Вниз
  Печать  
Автор Тема: Re: VHDL  (Прочитано 3041 раз)
0 Пользователей и 1 Гость смотрят эту тему.
Abraziv
Новенький


Репутация: +0/-0
Offline Offline

Сообщений: 2

Просмотр профиля Email
« Ответ #0 : 16 Декабрь 2012, 04:43:42 »

Всем привет описываю проект на VHDL , в проект входит описание автомата. На временных диаграммах состояние автомата обозначается как наинициализированное , если убрать память ( закоментировать) , то времянки начинают показывать первоначальное значение, пожалуйста подскажите что я делаю не так Непонимающий?

TRIG1_AVT : LATCH
port map( CLK => CLK,D => exсit_fun_line(0),Q => state_line(0));
TRIG2_AVT : LATCH
port map( CLK => CLK,D => exсit_fun_line(1),Q => state_line(1));


START : process
begin

-- функции возбуждения памяти (триггеров)

exсit_fun_line(0) <= ( (state_line(0) and not CS ) or ( state_line(0) and not WR_RD and not SH ) or
                     ( state_line(1) and state_line(0) and not SH ) or ( state_line(1) and not WR_RD and
                     not SH and CS ) ) ;
                     
exсit_fun_line(1) <= (state_line(1) and not CS ) or ( not state_line(1)and not WR_RD and not SH and CS ) or   
                     (state_line(0) and not WR_RD and not SH and CS) or (not state_line(1) and not state_line(0) and
                       WR_RD and CS) ;

                  
stat <= state_line;
                  
--функции возбуждения выходов

line_avtomat_control(9) <= ( not CS or ( not WR_RD and not SH ) or ( WR_RD and SH ) or ( not state_line(1) and
                           not state_line(0) and WR_RD ) or ( state_line(1) and state_line(0) and WR_RD ) );
                           
line_avtomat_control(Крутой <= ( not CS or ( state_line(1) and WR_RD ) or ( WR_RD and SH ) or ( state_line(1) and
                              state_line(0) and not SH ) or ( not state_line(1) and not state_line(0) and not   
                              WR_RD and not SH) or ( state_line(1) and WR_RD ) ) ;
                              
line_avtomat_control(7) <= ( not CS or ( WR_RD and SH ) or ( state_line(1) and state_line(0) and WR_RD ) or
                           ( state_line(0) and not WR_RD and not SH ) );

line_avtomat_control (6) <= ( not CS or ( WR_RD and not SH ) or ( state_line(0) and not SH ) or ( state_line(1)
                           and not SH) );   

line_avtomat_control(5) <= ( not CS or ( WR_RD and not SH ) or ( state_line(0) and not SH ) or (not state_line(1)
                           and  not SH));   

line_avtomat_control(4) <=  ( not CS  or ( WR_RD and not SH ) or ( not state_line(0) and not state_line(1) and not SH )
                           or ( state_line(1) and not SH ) );
                           
line_avtomat_control(3) <=  ( ( not state_line(0) and not WR_RD and not SH and CS ) or ( not state_line(1) and WR_RD and
                           SH and CS ) or ( state_line(0) and WR_RD and SH and CS ) or ( not state_line(1) and
                           state_line(0) and not SH and CS ) );

line_avtomat_control(2) <= ( ( not state_line(1) and not WR_RD and not SH and CS) or ( not state_line(1) and WR_RD and
                           SH and CS ) or ( not state_line(1) and not state_line(0) and WR_RD and CS ) or ( state_line(0)
                           and WR_RD and SH and CS ) or (state_line(1) and not state_line(0) and not WR_RD and not SH
                           and CS ) );

line_avtomat_control(1) <= ( (state_line(1) and not state_line(0) and not SH and CS ) or ( not state_line(1) and not WR_RD
                           and not SH and CS) or ( not state_line(1) and WR_RD and SH and CS ) or ( state_line(0) and WR_RD
                           and SH and CS) );
                           
line_avtomat_control(0) <= ( WR_RD or (not CS ) or ( state_line(1) and state_line(0) and not SH ))after 10 ns;

out_TR <= line_avtomat_control;

--PARITET   <= ( line_trigger(0) xor line_trigger(1) xor line_trigger(2) );

--OUT_TR  <= line_avtomat_control;

wait for 5 ns;

end process;


если закомментировать:

TRIG1_AVT : LATCH
port map( CLK => CLK,D => exсit_fun_line(0),Q => state_line(0));
TRIG2_AVT : LATCH
port map( CLK => CLK,D => exсit_fun_line(1),Q => state_line(1));

 , то времянки начинают, что то показывать, где я ошибся???
Записан
Страниц  :   Вверх
  Печать  
 
Перейти в:  

Войти
Войдите, чтобы добавить комментарий

Войдите через социальную сеть

Имя пользователя:
Пароль:
Продолжительность сессии (в минутах):
Запомнить:
Забыли пароль?

Контакт
Powered by MySQL Powered by PHP Мобильная версия
Powered by SMF 1.1.20
SMF © 2006-2025, Simple Machines
Simple Audio Video Embedder
| Sitemap
Valid XHTML 1.0! Valid CSS!
Страница сгенерирована за 0,086 секунд. Запросов: 20.